

Espacenet

Bibliographic data: JP 4042570 (A)

SEMICONDUCTOR DEVICE

Publication date: 1992-02-13

Inventor(s): KONDO TOSHIHIKO + Applicant(s): SEIKO EPSON CORP +

H01L21/8246; H01L27/10; H01L27/112; (IPC1international: Classification:


7): H01L27/112

- European:

Application JP19900150148 19900608 number: Priority number(s): JP19900150148 19900608 Also published as: JP 2876716 (82)

Abstract of JP 4042570 (A)

PLIREOSE To realize more companioses and bished speed operation by the means of constitution of the second opening formed over the first opening in the prescribed pair of the first region (the 2nd conductive type) of the second conductive layer, and the third conductive layer with AL main component, which is formed over the second opening OONSTITUTION: With a contact opening 109 as a base of one unit cell, it is decided by the data on a mask during forming process whether a contact opening is necessary or not. In other words, selectrical pensing of whether a wiring layer 110 and a conductive layer 108 make continuity or not contributes to the judgement of data, thereby a cell becomes an exclusive read memory: At this time, even if the conductive layer 103 and the wring layer 110 are simply connected at an opening 109, short circuit occurs between cells in the cell part formed in matrix condition. To avoid this, a polycrystaline silicon layer is installed beneath the opening, and P-N junction is made by there forming N-type impurity layer 108 and F-type impurity layer 107. In this way, short circuit can be avoided due to operation of rectification. As a result, the conductive layer 103 and the wiring rayer 110 can be directly contacted and more compactness can be realized.



Last updated: 26.04 2011 Worldwide Database 5.7.22: 92p

⑩ 日本国特許庁(IP)

(1) 特許出願公開

⑩ 公開特許公報(A) 平4-42570

庁内整理番号

@公開 平成4年(1992)2月13日

H 01 L 27/112

8831—4M

H 01 L 27/10 4 3 3

審査請求 未請求 請求項の数 1 (全4頁)

の発明の名称 半導体装置

②特 頤 平2-150148

②出 類 平2(1990)6月8日

会社内

の発 明 者 近 藤 俊 彦 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

識別記号

の出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 鈴木 喜三郎 外1名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

 の第一の領域の所定部分で散集一の関口部の上方 に形成された第2の関口部と、散第2の関口部上 に形成された A L を主成分とする第3の導体層か らなることを特徴とする半導体装置。

5.祭明の群細な説明

「産業トの利用分野」

本発明は半導体装置の構造の改良に関する。

〔従来の技術〕

 は A I 起線である。ここで R O M データー書き込みは 層間 絶縁 図 2 O 7 の形 成前 又 に 形 成 後 K イ オ ン 住 入 に よ り 不 蛇 物 層 2 O 9 を 形 或 し 、 し き い ú 電 圧 を 変 え る こ と に よ り 行って い た 。 ま た 郎 2 図 (c) は 平 面 図 で あ り 。 が 一 セ ル の 単 位 郎 分 で 、 2 1 O は 表 子 分 報 節 で ある 。

(発明が解決しようとする課題)

健都化高集権化が進む中で、1つのセルで1つのトランジスターと共有するものの1つのコンタクト時(第2回(4)ではゲート電優3とALIの8と拡散層204が対応)が必要となり、あまり紹介化できないという問題点と、またトランスター自体のオン抵抗が下げられないため高遊化ができないという問題点とが顕在化して来た。

本発明はかかる課題を解決し、縮小化と高速化 が実現できる構造を提供することにある。

[課題を解決するための手段]

本発明の半導体装置は、半導体基板上に形成さ

第一図(a),(b),(c)は本発明の一実施例を示す半導体装置の回路方式および構造を示す平面図および断面図である。

第一図(8) 、(c) に扱いて、101 は半導体基準、102 は集子分離総裁にれあるはかった。 103 はかった 103 はのでは、103 は 第一の関係、103 は 第二のア 配面のでは、103 は 103 に 103 に

第1図(4),(c)からわかるように一つの セル単位を一つのコンタクト関口部109を基本 とし、コンタクトの閉口をするかしないかを加工 れた第一の終級隊、該第一の絶級隊上に形成され た 無 一 漢 電 型 の 不 純 物 を 含 む 第 一 の 導 体 層 、 該 第 一の導体層を含む表面上に形成された第2の絶縁 際、該第一の導体層上で該第2の絶畿頭の所京部 に形成された第一の第口部、放第一の開口部で設 第一の単体層に直接接触する様に形成され少なく とも該第一の開口部をおおうように形成された、 多結晶シリコンからなる第2導体層、該第2の導 体層に於いて、該第一の開口部上またはこれをお おうように形成された第2導電型の不純物を含む 第一の領域とそれ以外の部分で第1導電型の不能 物を含む第二の領域、該第2の導体層上に形成さ れた第5の絶縁膜、眩第5の絶縁膜に於いて眩第 2 の進体層の態 2 進電型の第一の領域の所定部分 で鉄鉱一の開口部の上方に形成された第2の開口 部と、該第2の隣口部上に形成された A L を主成 分とする無るの準体層からなることを特徴とする 坐谱休装器

〔寒旌例〕

工場中のマスクトのデーターで作り込む、つまり 配線110と導体層103が導通しているかどう かを電気的にセンスすることによってデーターを 判定することにより読み出し専用メモリーとする 方法である。このとき単に導体層103と配線層 110とが開口部109で接続されているだけで はマトリクス状に形成されているセル部に於いて セル間が短絡してしまう。これを避けるために開 口部下に多結晶シリコン層を設けここに
影型不純 物層106とP型不純物層107を形成すること W より P ー N 接合を形成し、この整流作用により 回避した。この構造を回路図に示したのが第一図 (a) である。また、このとき導体層103と多 結晶シリコン層106ないし107との間に絶縁 膜104を形成することにより加工性も良くした 。すなわち、導体層103と多結晶シリコン層1 0 6 ないし1 0 7 が全面に接触している場合両者 は連続的にエッチングをせねばならず、またAL 等の配線層110と導体層105とを直接接続し たい場合がらず多結晶シリコン層186を介さね

特開平4-42570(3)

ばならず接触抵抗等に開題が生じた。一方絶縁膜 104を介することにより、これがエッチングを ストップすることができ多結晶シリコン層106 . 1 0 7 と 減 体層 1 0 3 を 別 々 に エッチングする ことができかつ導体層103と配線層110を直 接接触することができた。

この方法により第1図(4)のようなメモリセ ルを実現することができ縮小化が実現できた。さ らにトランジスタを介さず、 PーN接合はあるも のの導体層103と配線層110との電気的導通 により機能しているためトランジスタのON抵抗 より抵抗が低く高速化が計れた。またコンタクト つまり開口部107の有無にてデーターを書き込 むため、データーの書き込みから製品完成までの 時間つまり製造約期も短縮できた。

[発明の効果]

以上のように本発明によれば従来トランジスタ によりメモリセルを構成していた読み出し専用メ モリーのメモリーセルを多結晶シリコン上に形成 したダイオードとこのダイモード上に形成したコ ンタクトによりメモリーセルを構成し、高集階化 、高速化、さらに短納期も計れた。

4. 図面の簡単な説明

1 0 4

第1回(a)~(c)は本発明の説明図で第1 図(4)は回路図、第1図(4)は平面図、第1 図(c)は断面図。

第2図(a)~(c)は従来構造の説明図で第 2 図(a)は回路図、第2 図(b)は平面図、集 2 図 (c) は断面図。

図中に於いて、

101,201 --- 半導体基板 102,210 --- 素子分離絶縁膜

105,205 --- N型不統物を含むゲート電

極およびその配線層

---第一の層間絶線膜 1 0 5 - - 第一の際口部


106

リコン層

1	0	7					 	P	型	不	粹	動	ż	含	t	3	結	£,	シ
								ŋ	2	v	層								
1	0	8					 •••	無	2	Ø	譍	H	絶	舽	籔				
1	0	9					 	第	2	Ø	鲷		部						
1	1	0	,	2	0	8	 	٨	L	等	n	æ	緞	厝					
2	0	2					 -	4	-	١	絶	鯸	膜						
2	0	4					 	腆	度	Ø	高	Ļ١	不	純	勃	厝			
2	0	5					 	湊	度	ŋ	低	Ļ	不	純	物	濩			
2	0	6					 	サ	1	۴	ø	*	_	n					
2	0	7					 	層	[H]	絶	緑	膜							
2	0	9					 	デ	_	ş	_	書	ŧ	込	4	n	た	め	n
								不	純	物	麠								
2	1	1					 	=	×	g	,	١							

以上

出版人 セイコーエブソン株式会社 代理人 弁理士 鈴木喜三郎(他1名)



101

(c)

